PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-150012

(43)Date of publication of application: 31.05.1994

(51)Int.CI.

G06F 15/72

(21)Application number: 04-302095

(71)Applicant: NEC CORP

(22)Date of filing:

12.11.1992


(72)Inventor: KUBOTA KAZUHIRO

(54) PLOTTING PROCESSOR

(57)Abstract:

PURPOSE: To accelerate plotting speed by omitting the read cycle of data which are not related to a plotting operation.

CONSTITUTION: This device is provided with a read cycle omission instruction part 6 for outputting read cycle omission instruction signals (DNR, SNR and PNR) of data (Da, S and P) not related to the plotting arithmetic according to a plotting operation signal DOP. A bus cycle control part 7 is defined as a circuit for starting the next cycle without executing the read cycle of data for which the read cycle omission instruction signals (DNR, SNR and PNR) are outputted.



LEGAL STATUS

[Date of request for examination]

24.12.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2956390

[Date of registration]

23.07.1999

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

23.07.2002

Copyright (C); 1998,2003 Japan Patent Office

// 40 H : (DA1/ H/F H/ / AAANA TDA400150010D114 02/00/11

(19)日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11)特許番号

第2956390号

(45)発行日 平成11年(1999)10月4日

(24)登録日 平成11年(1999)7月23日

(51) Int.Cl.⁶

G06T 11/00

識別記号

MAN JULY

FΙ

G06F 15/72

Α

請求項の数1(全 7 頁)

(21)出願番号

特願平4-302095

(22)出願日

平成4年(1992)11月12日

(65)公開番号

特開平6-150012

(43)公開日

平成6年(1994)5月31日

審査請求日

平成8年(1996)12月24日

(73)特許権者 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 窪田 和弘

東京都港区芝五丁目7番1号日本電気株

式会社内

(74)代理人 弁理士 京本 直樹 (外2名)

審査官 岩間 直純

(56)参考文献 特開 平4-293091 (JP, A)

(58) 調査した分野(Int.Cl.°, DB名) G06T 11/00

(54)【発明の名称】 描画プロセッサ

I

(57)【特許請求の範囲】

【請求項1】 伝達された描画用の第1、第2、第3のデータをそれぞれ対応して記憶し出力する第1、第2、第3のレジスタと、描画演算信号に従って前記第1、第2、第3のデータに対して所定の演算を行い更新された第1のデータとして出力する描画演算部と、前記第1、第2、第3のデータに対する演算の内容を記憶しておきこの演算の内容と対応した前記描画演算信号による演算内容を簡約化して、前記第1、第2、第3のデータの中に演算入力から省略できるデータがあるときには、そのデータと対応する読出しサイクル省略指示信号を出力する読出しサイクル省略指示信号を出力する読出しサイクル省略指示信号が出力されていないデータに対して、アドレス信号、読出し信

2

号をデータメモリに出力した後、このデータメモリから 伝達されたデータを取込み前記第1、第2、第3のレジスタに伝達するサイクルを順次実行した後、前記更新された第1のデータを前記データメモリに書込むアドレス信号及び書込み信号とを前記データメモリに出力するサイクルを実行するバスサイクル制御部とを有し、前記描画演算内容記憶部の各ワードの第1のビットには、前記第1のデータと前記第2のデータと前記第3のデータを反転したデータとの論理積演算の要否を指示するデータを、第2のビットには、前記第1のデータと前記第2のデータと前記第3のデータの論理積演算の要否を指示するデータを、第3のビットには、前記第1のデータと前記第2のデータを反転したデータと前記第3のデータの 論理積演算の要否を指示するデータを、第4のビットには、前記第1のデータと前記第2のデータを反転したデータを反転したデ 3

<u>ータと前記第3のデータを反転したデータとの論理積減</u> 算の要否を指示するデータを、第5のビットには、前記 第1のデータを反転したデータと前記第2のデータと前 記第3のデータを反転したデータとの論理積減算の要否 を指示するデータを、第6のビットには、前記第1のデ ータを反転したデータと前記第2のデータと前記第3の データの論理積減算の要否を指示するデータを、第7の ビットには、前記第1のデータを反転したデータと前記 第2のデータを反転したデータと前記第3のデータの論 理積演算の要否を指示するデータを、第8のビットに は、前記第1、前記第2、及び前記第3のデータのそれ ぞれを反転したデータの論理積演算の要否を指示するデ ータを描画演算内容に応じてそれぞれ記憶し、前記読出 しサイクル省略指示部は、前記描画演算内容記憶部から 順番に出力される各ワードのビット・データにより、前 記第1・第5のビット、前記第2・第6のビット、前記 第3・第7のビット、前記第4・第8のビットについて 各々排他的論理和をとり、これらの排他的論理和信号の 論理和の否定信号を、前記第1のデータの読出しサイク ル省略指示信号として生成し、また、前記描画演算内容 記憶部から順番に出力される各ワードのビット・データ により、前記第1・第4のビット、前記第2・第3のビ ット、前記第5・第8のビット、前記第6・第7のビッ トについて各々排他的論理和をとり、これらの排他的論 理和信号の論理和の否定信号を、前記第2のデータの読 出しサイクル省略指示信号として生成し、さらに、前記 描画演算内容記憶部から順番に出力される各ワードのビ ット・データの前記第1・第2のビット、前記第3・第 4のビット、前記第5・第6のビット、前記第7・第8 のビットについて各々排他的論理和をとり、これらの排 他的論理和信号の論理和の否定信号を、前記第3のデー タの読出しサイクル省略指示信号として生成して、前記 バスサイクル制御部に伝達するようにしたことを特徴と する描画プロセッサ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は描画プロセッサに関し、特にビットマップ型のデータメモリ中の複数のデータに対して所定の演算を施しこのデータメモリに戻す構成のディジタル画像装置用の描画プロセッサに関するもので 40 ある。

[0002]

【従来の技術】従来の技術について図面を参照しながら 説明する。

【0003】図3は従来の描画プロセッサの一例を示す ブロック図である。

【0004】この描画プロセッサは、伝達された描画用 従って上記データに対す演算を実行し、更新されたディの第1のデークのデスティネーションデークDa、第2 スティネーションデークDbを出力する。そして書込みのデータのソースデータDS、第3のデータのパクンデー サイクル、すなわち、更新されたディスティネーションタDBの替戻しサイクルに入る。書込みサイクルでは、ア

3のレジスタ1, 2, 3と、描画演算信号DOPに従っ てデスティネーションデータDa, ソースデータS, パ タンデータPに対して所定の演算を行い更新されたデス ティネーションデータDaとして出力する描画演算部4 と、デスティネーションデータDa, ソースデータS. パタンデータPに対する演算の内容を記憶しておきこの 演算の内容と対応した描画演算信号DOPを出力する描 画演算内容記憶部5と、デスティネーションデータD a、ソースデークS、パタンデータPに対して、アドレ ス信号AD, 読出し信号RDnをデータメモリ (図示省 略) に出力した後このデークメモリから伝達されたデー タを取込み第1, 第2, 第3のレジスタ1, 2, 3に伝 達するサイクルを順次実行した後、更新されたデスティ ネーションデータDbと、このデスティネーションデー タDbと対応するアドレス信号AD及び書込み信号WT nをデータメモリに出力するサイクルを実行するバスサ イクル制御部7aとを有する構成となっている。

【0005】次にこの描画プロセッサの動作について説明する。図4はこの描画プロセッサの動作を説明するための入出力信号のタイミング図である。

【0006】この描画プロセッサの外部(データメモリ)との入出力信号として、8ビットの入出力データDT(P, S, Da, Db)と、8ビットのアドレス信号ADと、データメモリに対して読出しサイクル起動中であることを表す読出し信号RDnと、書込みサイクル起動中であることを示す書込み信号WTnとを有している。ここで信号の記号の末尾のnは、その信号が負論理であることを示す。

【0007】各データ(P, S, Da)の読出しサイクルでは、アドレス・バスに有効値のアドレス信号ADを出力し、かつ、データ・バスをハイ・インピーダンス状態にした後、読出し信号RDnをアクティブレベルの低レベルにする。データメモリはこれに応答して、読出し信号RDnがアクティブレベルの間、データ・バスに確定データを出力し続ける。描画プロセッサは、読出し信号RDnの立ち上がりエッジにおいてデータ・バスのデータをラッチし各レジスタ(1~3)に伝達する。この読出しサイクルは、パタンデータP, ソースデータS, デスティネーションデータDaに対して順次行なわれる。

【0008】各レジスタ、すなわち、デスティネーションデータ・レジスタ1、ソースデータ・レジスタ2、パタンデータ・レジスタ3に伝達された各データ、すなわち、デスティネーションデータDa、ソースデータS、パタンデータPは上記各レジスタにラッチされ描画演算部4に伝達され、描画演算部4は描画演算信号DOPに従って上記データに対す演算を実行し、更新されたディスティネーションデークDbを出力する。そして書込みサイクル、すなわち、更新されたディスティネーションDbの費戻しサイクルに入る。書込みサイクルでは、ア

ドレス・バスのアドレス信号ADとデータ・バスのデー タを有効値にして出力した後、書込み信号WTnをアク ティブレベル(低レベル)にする。これに応答して、デ ータメモリは書込み信号WTnの立ち下がりエッジで更 新されたデスティネーションデータDbをラッチする。 これらの制御は、バスサイクル制御部7aが行う。

【0009】次に、この描画プロセッサが、データメモ リ内のデスティネーションデータを更新する過程を、図 5のイメージ図を用いて説明する。図5は、描画演算の 入力データであるパタンデータ P, ソースデータ S, デ 10 スティネーションデータDaによるイメージと、描画演 算結果である更新されたデスティネーションデータDb によりイメージを模式的に表したものである。これら4 データP, S, Da, Dbとも二値の画像データであ り、各イメージ (I (S), I (P), I (Da)) の 黒及び閉じた領域が「1」、白い領域が「0」を表す。 ソースデータはデータメモリ上に存在するフォント・デ ータであり、文字「F」を表している。ソースデータS によるイメージ I (S) では前景の文字「F」が「1」 背景が「0」である。以下同様に、パタンデータPによ 20 るイメージ I (P) は細い斜線、デスティネーションデ ータDaによるイメージ I (Da) は粗い斜線になって いる。これらの3データ (P, S, Da) に対して描画 演算信号DOPにより描画演算が行なわれ、更新された デスティネーションDbを得る。描画演算信号DOPに よる演算は、概念的には、例えば、「パタンデータPを ソースデータSでくり抜いたものをデスティネーション データDaに転送する」という内容とする。

【0010】次に、描画演算内容記憶部5の具体的な記 億内容について説明する。図6(A),(B)は描画演 30 算内容記憶部5の構成とその記憶内容の構成を示す図で ある。

【0011】描画演算内容記憶部5は8ビット(R0~ R7)から成り、このR0~R7の8ビットが、実行す べき描画演算をどのように規定するかを示す。図6

(B) に示したように、パタンデータP, ソースデータ S, デスティネーションデータDaの値がそれぞれ "0"か"1"かで組み合せが8通りある。この8通り の組み合せのおのおのに対する描画結果(Db)をRO ~R7の8ビットが規定する。例えば、パタンデータP が"」"、ソースデータSが"0"、デスティネーショ ンデータDaが"O"の時、演算結果である更新された デスティネーションDbは、R4のビットが規定する。 R4の値が"O"ならば更新されたデスティネーション データDbは"0"、R4の値が"1"ならば更新され たデスティネーションデータDbは"1"になる。これ を表す式が図6(B)中に示されている。式中、「+」 は論理和を、「・」は論理積を表す。

【0012】図5の更新されたデスティネーションデー

すればよいかを説明する。「パタンデータPをソースデ ータSでくり抜いたものをデスティネーションデータD aに転送する」ためには、ソースデータSはくり抜き用 の型紙として、すなわち、マスク・データとして使用さ れる。したがって、次のような描画演算を実行する必要 がある。

[0013]

 $1 \text{ F} \quad S = 0 \quad T \text{ HEN} \quad D \text{ b} = D \text{ a} \quad \cdots \quad (1)$ IF S=1 THEN Db=P..... (2)

(1) 式の意味するところは、もしソースデータSが "0"であれば、デスティネーションデータDaをその まま更新されたデスティネーションデータDbとする。 すなわち、デスティネーションデータを書き換えない。 一方、(2)式の意味するところは、もしソースデータ Sが"1"であれば、パタンデータPを更新されたデス ティネーションデータDbとする。これを実現する描画 演算内容記憶部5に記憶されるデータは、(0,1, 0, 0, 0, 1, 1, 1) となる。

[0014]

【発明が解決しようとする課題】上述した従来の描画プ ロセッサでは、デスティネーションデータを更新するた めにパタンデータ, ソースデータ, デスティネーション データを順次読み出し描画演算を行い、更新されたデス ティネーションデータを戻すために4サイクルが必要で ある。しかし、描画演算の内容によっては、読出しサイ クルが不要なデータもある。例えば、描画演算の内容が (0, 0, 0, 0, 0, 0, 0) である場合には、 値「0」を更新されたデスティネーションデータとして 書き戻せばよいので、ソースデータ, パタンデータ, デ スティネーションデータの読出しサイクルは不要であ る。また、(0, 0, 1, 1, 0, 0, 1, 1) である 場合には、ソースデータを更新されたデスティネーショ ンデータとして書き戻せばよいので、パタンデータ,デ スティネーションデータの読出しサイクルは不要であ Z).

【0015】しかしながら、従来の描画プロセッサで は、このような場合でも、パタンデータ、ソースデー タ, デスティネーションデータの読出しが行なわれるの で、描画速度が遅いという問題点があった。

【0016】本発明の目的は、描画速度が向上した描画 プロセッサを提供することにある。

[0017]

【課題を解決するための手段】本発明の描画プロセッサ は、伝達された描画用の第1, 第2, 第3のデータをそ れぞれ対応して記憶し出力する第1, 第2, 第3のレジ スタと、描画演算信号に従って前記第1,第2,第3の データに対して所定の演算を行い更新された第1のデー タとして出力する描画演算部と、前記第1, 第2, 第3 のデータに対する演算の内容を記憶しておきこの演算の クDbを得るためには、どのような描画演算内容に設定 50 内容と対応した前記描画演算信号を出力する描画演算内

7

容記憶部と、前記第1,第2,第3のデータの中に前記描画演算信号による演算に関与しないデータがあるときはそのデータと対応する読出しサイクル省略指示信号を出力する読出しサイクル省略指示部と、前記第1,第2,第3のデータのうちの前記読出しサイクル省略指示信号が出力されていないデータに対して、アドレス信号,読出し信号をデータメモリに出力した後このデータメモリから伝達されたデータを取込み前記第1,第2,第3のレジスタに伝達するサイクルを順次実行した後、前記更新された第1のデータとこの第1のデータと対応 10するアドレス信号及び書込み信号とを前記データメモリに出力するサイクルを実行するバスサイクル制御部とを有している。

[0018]

【実施例】次に本発明の実施例について図面を参照して 説明する。

【0019】図1は本発明の一実施例を示すブロック図である。

【0020】この実施例が図3に示された従来の描画プロセッサと相違する点は、デスティネーションデータDa, ソースデータS, パタンデータPの中に描画演算信号DOPによる演算に関与しないデータがあるときはそのデータと対応する読出しサイクル省略指示信号(DNR, SNR, PNR)を出力する読出しサイクル省略指示信号(DNR, SNR, PNR)を出力する読出しサイクル省略指示部6を設け、バスサイクル制御部7を、*

R 0 = R 4 かつR 1 = R 5 かつR 2 = R 6 かつR 3 = R 7

この条件式が真であるときには、パタン読出しサイクルを起動する必要はない。すなわち、パタンデータ読出しサイクル省略指示信号PNRを発生する。

【0025】次に、ソースデータ読出しサイクル省略指示信号SNRの発生について述べる。ソースデータが更新されたデスティネーションデータDbに影響を及ぼさないときの描画演算の条件を求めると、同様に、その値※

 $R \ 0 = R \ 2 \ book \ 1 = R \ 3 \ book \ 4 = R \ 6 \ book \ 5 = R \ 7 \ \cdots (4)$

この条件が真であるときには、ソースデータ読出しサイクル省略指示信号SNRを発生する。

【0028】最後に、ディスティネーションデータ読出 しサイクル省略指示信号DNRの発生について述べる。 デスティネーションデータDaが更新されたデスティネ 40 ーションデータDbに影響を及ぼさないときの描画演算 の条件を求めると、その値が次の何れかであるときであ★

 $R \ 0 = R \ 1 \ \text{ho} R \ 2 = R \ 3 \ \text{ho} R \ 4 = R \ 5 \ \text{ho} R \ 6 = R \ 7 \ \cdots (5)$

この条件式が真であるときには、デスティネーションデータ競出しサイクル省略指示信号DNRを発生する。

【0031】これらの読出しサイクル省略指示信号(PNR, SNR, DNR)によって、描画演算に関与しないデータの読出しサイクルがなくなるので、その分描画速度を速めることができる。

【0032】次に、本発明による描画処理速度の向上の 50

*デスティネーションデータDa, ソースデータS, パタンデータPのうちの上記読出しサイクル省略指示信号が出力されていないデータに対して、アドレス信号AD, 読出し信号RDnをデータメモリに出力した後このデータメモリから伝達されたデータを取込みデスティネーションデータ・レジスタ1, ソースデータ・レジスタ2, パタンデータレジスタ3に伝達するサイクルを順次実行した後、更新されたデスティネーションデータDbとこのデータと対応するアドレス信号AD及び書込み信号WTnとを上記データメモリに出力するサイクルを実行する回路とした点にある。

【0021】次に、描画演算信号DOPから、デスティネーションデータ読出しサイクル省略指示信号DNP, ソースデータ読出しサイクル省略指示信号SNR,パタンデータ読出しサイクル省略指示信号PNRを発生する 過程について説明する。

【0022】まず、パタンデータ読出しサイクル省略指示信号PNRの発生について説明する。パタンデータPが更新されたデスティネーションデータDbに関与しないときの描画演算の条件を求めると、図6(B)から判断し、その値が、次の何れかであるときである。

【0023】00H, 11H, 22H, 33H, 44H, 55H, 66H, 77H, 88H, 99H, AAH, BBH, CCH, DDH, EEH, FFH これは、次の条件式と等価である。

..... (3)

[0024]

深が次の何れかであるときである。

【0026】00H,05H,0AH,0FH,50 30 H,55H,5AH,A0H,A5H,AAH,AF H,F0H,F5H,FAH,FFH これは、次の条件式と等価である。

[0027]

【0029】00H,03H,0CH,0FH,30H,33H,3CH,C0H,C3H,CCH,CFH,F0H,F3H,FCH,FFHこれは、次の条件式と等価である。

[0030]

過程について説明する。図2は本発明による描画演算内容が(0,0,1,1,0,0,1,1)のときのバス・サイクルのタイミング図である。

【0033】従来例では、図4に示すように、常に4サイクルかかる。しかし本発明では、2サイクルですむので、従来例の2倍の描画速度が実現できる。

【0034】同様に、描画演算内容が(0,0,0,

9

0, 0, 0, 0, 0) あるいは、(1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1) のときは、更新されたデスティネーションデータ書込みサイクルのみとなるので、従来例の4倍の描画速度が期待できる。

【0035】この事実を踏まえて、本発明の描画プロセッサを使用した装置の価格性能比の向上を見積もる。

【0036】まず、コストに関しては次のように考えることができる。一般に、描画プロセッサとデータメモリ間のバス・バンド幅を向上させるためには装置コストが高くなる。本発明の描画プロセッサは、プロセッサ・メ 10 モリ間のバス・バンド幅がまったく同じである条件下で性能向上が図れる。すなわち、本発明の描画プロセッサを採用することによるコスト上昇はない。

【0037】次に、性能向上であるが、「パタン、ソー ス, デスティネーションの3つのデータの読出しサイク ルのどれかが省略できる頻度がどのくらい高いか」に依 存する。換言すれば、「(3), (4), (5) 式を満 足するような描画演算内容が設定される頻度がどのくら い高いか」ということになる。これはグラフィクス装置 上で走行するグラフィクス・アプリケーションに依存す 20 るが、極めて一般的なアプリケーションを考えてみる。 通常の描画では、そのほとんどがデスティネーションデ ータを更新されたデータで書き換えるものである。すな わち、更新されたデスティネーションデータDbの値 は、デスティネーションデータDaの値に依存せずに決 定できる。全グラフィクス処理時間に占める、このデス ティネーション非依存型描画演算の出現率は、9割であ ると仮定する。従来の描画プロセッサは、1回のデステ ィネーションデータ読出しサイクルが必要である。これ に対して、本発明の描画プロセッサは、次の式(6)で 30 示すように平均0.1回のデスティネーションデータ読 出しサイクルが必要である。

[0038]

0回×0.9+1回×0.1=0.1回 ……(6) 一方、パタンデータとソースデータに関しては両方を必 要とする演算の出現率が3割、パタンデータを必要とし ソースデータを必要としない演算の出現率が3割、ソー スデータを必要としパタンデータを必要としない演算の 出現率が3割、残り割がパタンデータもソースデータも 必要としない演算の出現率と仮定する。従来の描画プロ 40 セッサは、パタンデータ、ソースデータ各1回、合計2 10

回の読出しサイクルが必要である。これに対して、本発明の描画プロセッサは、次の式 (7) で示すように平均 1.2回のパタンデータソースデータ読出しサイクルが必要である。

[0039]

 $2 \boxtimes \times 0$. $3 + 1 \boxtimes \times 0$. $3 + 1 \boxtimes \times 0$. $3 + 0 \boxtimes \times 0$. 1 = 1. $2 \boxtimes \cdots (7)$

式(6)と式(7)とを加えると1.3回になる。これに更新されたデスティネーションデータ書込みサイクルを加えると、8ビット描画するために平均2.3回のバス・サイクルの起動になる。従来の描画プロセッサは4回のバス・サイクルの起動が必要であるので、次の式(8)に示すように、1.7倍の描画性能向上が見込め

【0040】4回/2.3回=1.7倍 ……(8)

【発明の効果】以上説明したように本発明は、描画演算に関与しないデータの読出しサイクルを省略する構成としたので、その分描画速度を向上させることができる効果がある。

20 【図面の簡単な説明】

【図1】本発明の一実施例を示すブロック図である。

【図2】図1に示された実施例の動作を説明するための 各部信号のタイミング図である。

【図3】従来の描画プロセッサの一例を示すブロック図である。

【図4】図3に示された描画プロセッサの動作を説明するための各部信号のタイミング図である。

【図5】図3に示された描画プロセッサによるデスティネーションデータの更新過程を説明するためのイメージ図である。


【図6】図3に示された描画プロセッサの描画演算内容 記憶部の構成図及び記憶内容の構成図である。

【符号の説明】

- 1 デスティネーションデータ・レジスタ
- 2 ソースデータ・レジスタ
- 3 パタンデータ・レジスタ
- 4 描画演算部
- 5 描画演算内容記憶部
- 6 読出しサイクル省略指示部
- 40 7, 7 a バスサイクル制御部





【図4】






【図3】





【図5】



【図6】

	Ρ,	s,	Da	Db
(B)	0	0	0	RO
	٥	0	1	RI
	0	1	0	R2
	0	1	1	RЗ
	1	0	0	R4
	1	0	1	R5
	1	1	0	R6
	1	1	1	R7

 $Db = (R7 \cdot P \cdot S \cdot D) + (R6 \cdot P \cdot S \cdot Dan) + (R5 \cdot P \cdot Sn \cdot Da)$ $+ (R4 \cdot P \cdot Sn \cdot Dan) + (R3 \cdot Pn \cdot S \cdot D) + (R2 \cdot Pn \cdot S \cdot Dan)$

+ (R1. Pn. Sn. Da) + (RO. Pn. Sn. Dan)

(Pn等のnはP等の補データを示す)